“位线”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果17545个，建议您升级VIP下载更多相关专利

[发明专利]埋入式位线结构、埋入式位线结构的制备方法、及存储器-CN202111318131.0在审
发明人：冯伟;卢经文;朱柄宇 -专利权人：长鑫存储技术有限公司
申请日： 2021-11-09 - 公布日： 2023-05-12 - 主分类号： H10B12/00 文献下载
摘要：本公开实施例公开提供了一种埋入式位线结构、埋入式位线结构的制备方法、及存储器。所述埋入式位线结构，包括：基底，具有位线沟槽；位线金属，填充于所述位线沟槽内；位线接触，填充于所述位线沟槽内，并位于所述位线金属上，所述位线接触与所述位线金属之间具有弧形接触面。本公开实施例通过将位线接触与位线金属的接触面设置为弧形接触面，增大了位线接触与位线金属的接触面积，增强位线结构的导电性，以及可以避免位线结构的坍塌和损坏的问题，以适应位线结构的微缩导致的位线结构失效。
埋入式位线结构制备方法存储器

[发明专利]静态随机存取存储器-CN200610118818.9有效
发明人：赵光来 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2006-11-28 - 公布日： 2008-06-04 - 主分类号： G11C11/413 文献下载
摘要：本发明静态随机存取存储器提供了控制位线隔离端的位线隔离电路和控制互补位线隔离端的互补位线隔离电路，所述位线或互补位线隔离电路包括位线或互补位线节点信号电路和位线或互补位线隔离信号电路，所述位线或互补位线隔离电路产生位线或互补位线隔离信号，通过位线或互补位线隔离信号对于位线隔离端和互补位线隔离端实现分别独立控制，使得同一时刻同一存储单元阵列上的位线或互补位线只有一条导通，从而降低了位线或互补位线上的电流功耗，进而降低整个静态随机存取存储器的功耗
静态随机存取存储器

[发明专利]动态随机存储器-CN200610118819.3有效
发明人：赵光来 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2006-11-28 - 公布日： 2008-06-04 - 主分类号： G11C11/4094 文献下载
摘要：本发明动态随机存取存储器提供了控制位线隔离端的位线隔离电路和控制互补位线隔离端的互补位线隔离电路，所述位线或互补位线隔离电路包括位线或互补位线节点信号电路和位线或互补位线隔离信号电路，所述位线或互补位线隔离电路产生位线或互补位线隔离信号，通过位线或互补位线隔离信号对于位线隔离端和互补位线隔离端实现分别独立控制，使得同一时刻同一存储单元阵列上的位线或互补位线只有一条导通，从而降低了位线或互补位线上的电流功耗，进而降低整个动态随机存取存储器的功耗
动态随机存储器

[发明专利]存储电路-CN200710145724.5无效
发明人：科尔温·利奥;迈克尔·马克特;斯特凡·迪特里克;米莱娜·伊万诺夫 -专利权人：奇梦达股份公司
申请日： 2007-08-31 - 公布日： 2008-03-05 - 主分类号： G11C11/401 文献下载
摘要：一种存储电路，包括：多条平行位线，连接至多个存储单元；多个读出放大器，连接至位线；多个开关，每一个开关均连接至多条位线中的相应位线对，用于可切换地使相应位线对短路，相应位线对的位线连接至两个不同的读出放大器，并且相应位线对的位线与设置在相应位线对的位线之间的另一位线相邻。
存储电路

[发明专利]半导体存储装置及其驱动方法-CN200610159218.7无效
发明人：金东槿;都昌镐 -专利权人：海力士半导体有限公司
申请日： 2006-09-22 - 公布日： 2007-04-04 - 主分类号： G11C11/4094 文献下载
摘要：一种具有共享的位线读出放大器的半导体存储装置。该半导体存储装置包括：位线读出放大器，其用于对施加于位线对上的数据进行放大；上部位线断开单元，其用于响应于上部位线断开信号而使该位线读出放大器自上部单元阵列的位线对上选择性断开；下部位线断开单元，其用于响应于下部位线断开信号而使该位线读出放大器自下部单元阵列的位线对上选择性断开；上部位线均衡单元，其用于响应于该下部位线断开信号而使该上部单元阵列的该位线对均衡；及下部位线均衡单元，其用于响应于该上部位线断开信号而使该下部单元阵列的该位线对均衡。
半导体存储装置及其驱动方法

[发明专利]一种半导体器件的制造方法-CN202110266761.1在审
发明人：李春雨;杨涛;李俊峰;王文武 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2021-03-11 - 公布日： 2022-09-20 - 主分类号： H01L21/8242 文献下载
摘要：本发明提供了一种半导体器件的制造方法，该制造方法包括：提供一基底；在基底上沉积牺牲膜层；在牺牲膜层及基底中形成位线接触塞图案，位线接触塞图案包括多个位线接触塞；去除牺牲膜层；在基底上形成位线图案，位线图案包括多根位线通过在形成位线接触塞图案之前，先在基底表面沉积一层牺牲膜层；在形成位线接触塞图案之后，去除牺牲膜层，从而防止位线接触塞处相对基底的其他位置高度较低，消除位线接触塞与基底其他位置的高度差，使位线接触塞处的高度与基底的其他位置高度平齐从而在后续形成位线图案时，能够防止位线接触塞处的位线的侧面被刻蚀，能够防止位线在位线接触塞处的线宽缩减，防止出现位线电阻升高或位线断裂等不良现象。
一种半导体器件制造方法

[发明专利]一种半导体存储装置及其制造方法-CN202110430376.6在审
发明人：廖楚贤;何军;应战 -专利权人：长鑫存储技术有限公司
申请日： 2021-04-21 - 公布日： 2022-10-21 - 主分类号： H01L21/8242 文献下载
摘要：本发明实施例涉及一种半导体存储装置及其制造方法，方法包括以下步骤：提供一衬底，衬底内具有位线硅层；在衬底内形成隔离沟道，隔离沟道贯穿位线硅层，且隔离沟道的底面低于位线硅层的底面；在隔离沟道内形成位线金属层，位线金属层的顶面与位线硅层的顶面齐平，或位线金属层的顶面高于位线硅层的顶面；去除部分位线金属层形成位线壁，位线壁覆盖于位线硅层的侧壁。
一种半导体存储装置及其制造方法

[发明专利]埋入式位线结构及其制作方法、半导体结构-CN202110862614.0有效
发明人：冯伟;卢经文;朱柄宇;崔兆培 -专利权人：长鑫存储技术有限公司
申请日： 2021-07-29 - 公布日： 2023-09-26 - 主分类号： H10B12/00 文献下载
摘要：本公开提供了一种埋入式位线结构的制作方法及埋入式位线结构，埋入式位线结构的制作方法包括，提供初始结构，初始结构有源区结构；形成初始位线沟槽，初始位线沟槽暴露有源区结构；形成导电结构，导电结构位于初始位线沟槽的底部；形成位线接触结构，位线接触结构覆盖导电结构，且位线接触结构的顶面低于有源区结构的顶面；形成绝缘结构，绝缘结构覆盖位线接触结构。本公开的埋入式位线结构的制作方法，在初始位线沟槽中形成位线结构，位线结构埋入式设置在衬底中，不需要经过刻蚀处理，不会出现位线结构倾斜、倒塌等问题。
埋入式位线结构及其制作方法半导体

[发明专利]一种存储器制作方法-CN202010895429.7在审
发明人：卢经文 -专利权人：长鑫存储技术有限公司
申请日： 2020-08-31 - 公布日： 2022-03-01 - 主分类号： H01L21/8242 文献下载
摘要：本发明实施例提供一种存储器制作方法，包括：提供基底，在基底上形成牺牲层；图形化牺牲层，在基底上形成多个相互分立的伪位线层；形成支撑层，支撑层填充满相邻伪位线层之间的区域；去除伪位线层，形成位于相邻支撑层之间的位线空间；形成位线结构，位线结构填充位线空间，且位线结构包括依次堆叠的位线导电层以及位线绝缘层；去除支撑层，形成位于相邻位线层之间的开口。本发明实施例中提供的存储器制作方法，避免了在刻蚀形成位线结构出现的位线导电层形貌缺陷问题，同时也可避免位线导电层出现过刻蚀的情况，改善位线导电层的受损情况，从而提高位线导电层的导电能力，改善存储器的电学性能
一种存储器制作方法

[发明专利]定位床、定位系统以及定位方法-CN201510504319.2有效
发明人：王益锋;王伟远;李贵;周婧劼 -专利权人：上海联影医疗科技有限公司
申请日： 2015-08-17 - 公布日： 2018-06-19 - 主分类号： A61B6/03 文献下载
摘要：本发明提供了一种定位床，其包括床体以及固定到所述床体上的定位线，所述定位线由成像系统可分辨的材料制成，定位线至少包括第一定位线、第二定位线和多条第三定位线，其中，第一定位线和第二定位线是成角度的且彼此间隔开地大致沿着床体的纵向方向延伸，多条第三定位线是与纵向方向成角度地布置在第一定位线和第二定位线之间并且与第一定位线和第二定位线均间隔开，其中，在纵向方向上，多个第三定位线投影而成首位相接的直线与第一定位线和第二定位线的投影完全重合。
定位线床体定位床投影纵向方向延伸成像系统定位系统重合分辨

[发明专利]包括存储器矩阵的电路和位线噪声补偿的读取方法-CN200780011964.4无效
发明人：维克托·M·G·范艾科特;尼古拉斯·兰伯特 -专利权人： NXP股份有限公司
申请日： 2007-03-27 - 公布日： 2009-04-22 - 主分类号： G11C7/14 文献下载
摘要：从具有多条位线(12)的存储器矩阵(10)读取数据。差分读出放大器(14)接收从第一输入端上的位线(12)中的第一位线获得的信号。将与位线(12)中的第一位线相邻的位线(12)中的第二位线与参考电路(15)耦合，使得位线(12)中的第二位线上的位线信号值影响参考输出端上的参考信号值，在位线(12)上的第一位线上的位线信号值上，至少部分地复制位线(12)的第二位线上的位线信号值(12)的串扰效应。
包括存储器矩阵电路噪声补偿读取方法

[发明专利]一种位线预充电和放电电路以及存储器-CN201611130662.6有效
发明人：权彝振;倪昊;杨家奇 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-12-09 - 公布日： 2021-04-06 - 主分类号： G11C16/24 文献下载
摘要：本发明提供一种位线预充电和放电电路以及存储器，所述位线预充电和放电电路包括：位线偏压监控模块，用于监控所述位线的位线偏压并输出位线检测信号；选择控制模块，连接所述位线偏压监控模块，并用于基于所述位线检测信号生成选择设置信号；位线偏压调节模块，连接所述选择控制模块，用于基于所述选择设置信号生成参考偏压，并基于所述参考偏压将所述位线的位线偏压调节至目标位线偏压。本发明的位线预充电和放电电路以及存储器，能够在非常短的时间内准确调节到所需的位线偏压，从而增加读取速度。
一种位线预充电放电电路以及存储器

[发明专利]一种控制位线泄放电流的装置-CN201510141348.7有效
发明人：梁超 -专利权人：西安紫光国芯半导体有限公司
申请日： 2015-03-27 - 公布日： 2018-10-16 - 主分类号： G11C11/4063 文献下载
摘要：本发明涉及一种控制位线泄放电流的装置，包括VOD电源、VBLH电源、开关V1、开关V2、位线阵列、公共位线以及电流源，位线阵列中的每个位线与公共位线连接，公共位线通过开关V1与VOD电源连接，公共位线通过开关V2与VBLH电源连接，电流源产生泄放电流Ib通过公共位线给位线阵列中的充电位线充电，还包括控制器，控制器用于根据位线阵列中充电位线地址，控制电流源产生需要的泄放电流Ib。本发明解决了现有的控制位线泄放电流的装置中存在不同地址的位线使用同样泄放电流时产生过冲或者到达VBLH时间过长的技术问题，本发明使用控制器利用位线地址控制泄放电流大小，能够根据需要产生对应的泄放电流，使得位线电压过冲减少
一种控制字线泄放电流装置

[实用新型]一种半导体储存器结构-CN201820951386.8有效
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-06-20 - 公布日： 2019-01-11 - 主分类号： H01L27/108 文献下载
摘要：本实用新型提供一种半导体储存器结构，包括衬底、一刻蚀终止层的多个位线接触隔离部、一接触材料的多个位线接触部及多条位线，其中，多个位线接触隔离部在衬底中隔离出多个位线接触区，在一延伸方向上，衬底的位线接触区的上表面和位线接触隔离部的顶面和侧面构成为一具有高度差的接触材料形成表面，多个所述位线接触部设置于位线接触区上，位线接触部之间藉由位线接触隔离部隔离，每条位线的底面分别与多个位线接触部的顶面连接。本实用新型的半导体储存器结构能实现位线接触部在沉积阶段就被位线接触隔离部隔离开，避免因接触材料未被蚀刻完全导致位线短路的情况，并增加后续位线蚀刻的制程窗口，同时预防因接触材料过刻蚀引起位线接触的阻值增大
隔离部个位接触材料位线接触位线储存器结构位线接触部衬底半导体蚀刻本实用新型位线接触区线接触部线接触隔离顶面沉积阶段线接触区阻值增大短路高度差过刻蚀上表面终止层底面制程侧面延伸预防

[发明专利]重叠的预充电和数据写入-CN201780041790.X有效
发明人： S·戈什;晶昌镐 -专利权人：高通股份有限公司
申请日： 2017-06-08 - 公布日： 2020-02-28 - 主分类号： G11C7/12 文献下载
摘要：存储器包括多个存储器单元和多个位线。多个位线中的每个位线被耦合到多个存储器单元中的对应的一个存储器单元。预充电电路在读取操作之前对多个位线中的每个位线进行预充电，并且在读取操作之后对多个位线中除一个位线之外的所有位线进行预充电。写入驱动器在读取操作之后驱动多个位线中的一个位线。方法包括在读取操作之前对多个位线中的每个位线进行预充电。多个位线中的每个位线被耦合到多个存储器单元中的对应的一个存储器单元。方法进一步包括在读取操作之后对多个位线中除一个位线之外的所有位线进行预充电，以及在读取操作之后驱动多个位线中的一个位线。
重叠充电数据写入

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 17545 条